A Samsung egy egyesült államokbeli konferencián mutatta be a félvezető üzletággal kapcsolatos terveit. Bemutatta a 7 nm-es LPP (Low Power Plus), 5 nm LPE (Low Power Early), 4 nm LPE/LPP és 3 nm Gate-All-Around Early/Plus technológiára való fokozatos átállást bemutató ütemtervet.
A dél-koreai óriáscég a jövő év második felében kezdi meg az EUV litográfiát használó 7 nm-es LPP technológia gyártását, ugyanakkor a rivális TSMC egy továbbfejlesztett 7 nm-es eljárással, a kockázatos gyártást pedig egy 5 nm-es eljárással kívánja elindítani. .
A Samsung 5 végén kezdi meg az 2019 nm-es LPE eljárással, 4-ban pedig a 2020 nm-es LPE/LPP eljárással gyártott lapkakészletek gyártását. A 4 nm-es technológia lesz az utolsó technológia, amely FinFET tranzisztorokat használ. Az 5 nm-es és a 4 nm-es eljárás is várhatóan csökkenti a lapkakészlet méretét, ugyanakkor növeli a teljesítményt és csökkenti a fogyasztást.
A 3 nm-es technológiától kezdve a cég saját MBCFET (Multi Bridge Channel FET) GAA (Gate All Around) architektúrára vált. Ha minden a tervek szerint alakul, 3-ben 2022 nm-es eljárással kellene chipkészleteket gyártani.
